最終更新日：2022/12/23
例文
A
single
32
MByte
RLDRAM
and
its
controller
has
enough
throughput
to
support
many
PEs
possibly
up
to
20
if
some
wait
states
are
accepted.
Bank
collisions
are
mostly
avoided
by
the
MMU
hashing
policy.
There
are
several
Virtex-II-Pro
boards
with
RLDRAM
on
board
which
can
clock
the
RLDRAM
at
300
MHz
with
DDR
I/O,
well
below
the
400
MHz
specification,
but
the
access
latency
is
still
20
ns
or
8
clocks.
復習用の問題
A single 32 MByte RLDRAM and its controller has enough throughput to support many PEs possibly up to 20 if some wait states are accepted. Bank collisions are mostly avoided by the MMU hashing policy. There are several Virtex-II-Pro boards with RLDRAM on board which can clock the RLDRAM at 300 MHz with DDR I/O, well below the 400 MHz specification, but the access latency is still 20 ns or 8 clocks.
英語 - 英語
項目の編集設定
- 項目の編集権限を持つユーザー - すべてのユーザー
- 項目の新規作成を審査する
- 項目の編集を審査する
- 項目の削除を審査する
- 重複の恐れのある項目名の追加を審査する
- 項目名の変更を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
例文の編集設定
- 例文の編集権限を持つユーザー - すべてのユーザー
- 例文の削除を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
問題の編集設定
- 問題の編集権限を持つユーザー - すべてのユーザー
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
